外辐射源雷达实验系统中高速实时数字脉冲压缩的实现 |
|
|
|
外辐射源雷达实验系统中高
速实时数字脉冲压缩的实现牛伟红，王 俊，王亚军（西安电子科技大学 雷达信号处理国家重点实验室陕西 西安71007 1）
摘 要：针对外辐射源雷达实验系统中随机大时宽连续波回波信号的低频域占空比特点，对传统脉压算法进行简化处理，并采用以多片通用DSP芯片ADSP21060为核心建立处理机平台，设计并实现了一个高效的高速相干连续波雷达时域数字脉冲压缩子系统。
关键词：数字脉冲压缩；通用数字信号处理器；快速傅里叶变换；部分频谱Implementation of Highspeed Realti me Digital Pulse Compression in the External Radiation Radar Experimental System NIU Weihong，WANG Jun，WANG Yajun(National Key Lab of Radar Signal Processing, Xidian University , Xi′an， 710071,China)
Abstract：The returning echo of the random high time duration sequential signal has a characteristic of the lowfrequency duty ratio. This paper predigests the conventional algorithm for digital pulse compression，and builds a processing flat by using generalpurpose DSP chip ADSP210 60 designs and realizes a consecutive coherent radar high performance and hi gh speed real time digital signal pulse compression processing subsystem
Keywords：digital pulse compression；generalpurpose DSP；FFT；fractionalspectrum
1引言
脉冲压缩技术的实现是指雷达通过发射机发射宽脉冲信号，接收信号经压缩处理后获得窄脉冲的过程，他较好地解决了雷达作用距离和距离分辨力之间的矛盾，可以在不损失雷达威力的前提下提高雷达的距离分辨力。由于压缩是对已知发射信号的回波做相关处理，因而具备较高的抗干扰性。
近年来，随着数字技术和大规模集成电路技术的飞速发展，采用数字技术实现脉冲压缩越来越显示出优越性。数字化的脉冲压缩系统以其性能稳定、抗干扰能力强、工作方式灵活多样和易于控制等优点，逐步取代早期的模拟脉冲压缩技术，成为现代脉压系统的发展趋势，并逐渐成为现代雷达不可缺少的一部分。特别是多种数据处理能力不断增强、性能指标不断提高的DSP相继问世，为脉冲压缩系统的数字化及软件化实现提供了充分的条件和有力的工具。他不但使系统的设计与改进更加灵活方便，而且通用DSP芯片本身处理能力的提高，也进一步增强了系统的性能与集成度。
ADSP2106X是一种高性能的32位浮点DSP芯片，其突出优点表现在2个方面：片内存储器容量大，无需外带存储器就可以满足许多应用的需要，而且片内存储器的访问速度远快于片外存储器；特殊的共享总线功能，无需外部控制电路，多片DSP就可以组成一个存储空间统一、DSP相互间既紧密耦合又相对独立且数据传送效率高的并行系统。 2高速实时数字脉压系统的硬件设计
所谓脉冲压缩就是两个波形的互相匹配，是通过对接收信号s(t)与匹配滤波器的冲激响应h(t)求卷积的方法实现的。基于匹配滤波器的数字技术主要在时域及频域来实现。在时域上即求接收信号与发射波形的存储样本复共轭之间的卷积。根据傅里叶变换理论，这个卷积过程也可以映射到频域进行，即输入信号的傅里叶变换乘以基准信号的傅里叶变换，其乘积的逆变换就是脉压结果。若发射信号为s(t)，其频谱为S(ω)；脉冲压缩系统的冲激响应为h (t)，传递函数为H(ω)，则输出为：
依据式（1）的实现方法叫做时域相关法，式（2）的方法叫做频域FFT法。通过综合考虑，采用时域方法实现数字脉压。常规数字脉压系统原理实现框图如图1所示。模拟输入回波信号经A/D采样后，送至缓冲存储器，通过冲激响应为h(t)的匹配滤波器进行加权处理，在将2路结合并进行求模处理后，经缓存作D/A得脉压输出信号；其中，虚线框中为脉冲压缩并行处理机要完成的工作。
外辐射源雷达实验系统中高速实时数字脉冲压缩的实现 来自: 免费论文网www.paper800.com
在完成虚线框中所示部分的工作时，由于单片DSP运算能力有限，这里采用的是4片AD SP2106X芯片构成的并行处理系统。方法是对整个雷达作用距离上进行分段处理，每个DSP处 理一段数据，然后把各DSP的处理结果按重叠保留法拼接起来。系统结构如图2所示。
图2中4片DSP共享数据总线、地址总线和控制总线，其芯片链路口的连接如图中所示；SRA M和DSP的接口电路由CPLD来实现。可以看出，所采用的并行处理系统实际上是簇形拓扑结构的共享总线多处理器系统，即系统中接在总线上的外部存储器和各ADSP21060片内存储器都作为共享资源被各个ADSP21060访问。一般情况下，片内存储器的访问速度是很快的，而片间存储器及共享存储器的访问速度，由于通信接口的限制，通常比较低。为解决这一问题，实际中一方面借助ADSP21060芯片的40 MB/s链路接口，另一方面，通过并行算法 设计和软件编程，尽量使用片内存储器，而减少非本地存储单元的访问。
论文外辐射源雷达实验系统中高速实时数字脉冲压缩的实现来自
由于该系统采用具有并行处理功能的ADSP21060芯片，特别是其提供了共享总线所必需的若干控制信号线/BR1～6、ACK、/SW等以及片内总线仲裁功能，使最多6片DSP直接组成共享系统而无需外部逻辑控制器件。其另一适于组成共享总线系统的独到之处是他有大容量片内存储器，使ADSP21060大多数时间下的取指令、存取数据都是在各自片内完成的，与外部总线无关。因此该设计使得整个系统的运算速度和并行效率能够充分发挥出来，构成高效的共享总线多处理器并行系统。3脉冲压缩处理的高效算法及实现流程
基于通用DSP的脉压系统，一般通过对芯片的编程来完成相关或者FFT运算。软件是整个设计的重点，因为软件承担了所有的计算工作。为了尽可能地加快速度，程序要经过反复优化。对于并行处理系统而言，算法的研究利于提高系统的并行效率，从而设计出高性能的并行处理系统。
以某一外辐射源雷达实验系统为例，由于该实验系统是利用商用调频广播信号对空中目标进行探测和跟踪，通常情况下商用调频广播信号发射的是连续波信号，但信号的频谱不宽，其最大调制频偏为±75 kHz，所以进行相干脉冲压缩处理后的距离分辨力是比较低的；且由于发射波形具有很强的随机性，脉压后的距离旁瓣和多谱勒旁瓣较高，散布范围广，而且是时变的，他会淹没远距离的动目标回波。对这种随机连续波信号，加长信号长度可很好地降低旁瓣电平，即采用长时间相干积累技术（相当于大时宽脉压）。实际上，为了获得高的积累增益，也要求长时间的信号相干处理。
在这一新型雷达实验系统中使用的信号是调频广播信号，其波长λ为3m左右，由于该试验系统主要利用民航客机进行目标探测和跟踪实验，且民航目标的最大径向速度一般不超过600 m/s，其对应的最高多谱勒频移为：
因此，当要测目标速度时，仅需计算处于±400 Hz的一段频谱。然而，若以100 kHz的采样频率在1 s的相干时间内，所得到的总的数据长度为100 000 点。相对于100 kHz的信号带宽而言，目标回波的多谱勒频率占空比很小，脉冲压缩实际上变成了一个部分频谱的计算问题。
对部分频谱的计算通常有以下几种常用算法：直接法，FFT和ZoomFFT方法，ChirpZ变换方法和分段CZT方法。直接法在输入输出信号长度相差十分悬殊时可以去掉多余计算，可采用在线处理，而且能达到最小的延时，但其效率最差；FFT在减小计算量上做出了很大贡献，可达到很高的效率；ZFFT也是一种FFT，但他去掉了后者的数据冗余，使得计算量进一步减少；CZT用于输入输出信号长度不一致，特别是在频谱细化中有FFT起不到的作用，频谱细化不大时不如ZFFT的效率高；SCZT是一种能时实处理的方法，从某种程度上讲，他在延迟和运算量间做到了很好的折衷。
在该雷达实验系统的脉压设计中，由于采样速率为Nyquist速率，而回波信号的多普勒频率不到系统采样率的百分之一，为了满足脉压系统的实时性处理要求，必须对数据流进行降速处理。这里对数据采取100倍抽取，即100个数据中取1个。为了防止抽取后产生频谱 混叠，先把这些浮点数据经过一个500阶的低通滤波器再进行抽取。实际处理中，脉压 处理子系统接收到杂波相消子系统传送过来的信号支路和参考支路对应的2路数据后，首先对参考支路数据做适当延迟并取其共轭，然后与信号支路的数据样本点做点对点的相乘，也就是对2支路的数据样本点做点对点的复乘，将2组定点数据转化为1组浮点数据。并把所得的这组浮点数据经过500阶的低通滤波器，然后按100∶1的比例抽取，直到100 000个数据全部进行抽取处理，将最后得到的1 000个数据点进行1 024点FFT变换。整个数据处理的原理框图如图3所示。
外辐射源雷达实验系统中高速实时数字脉冲压缩的实现 来自: 免费论文网www.paper800.com
图3中对应的结构由于信号是先经过低通滤波然后做抽取，也就是说100次的滤波运算中只有1次结果对后续的处理有用，在计算上存在着很大的浪费，所以在实际的处理中对他的实现做了进一步的优化，即将低通滤波和抽取同时进行。方法是通过对SRAM做跳跃式寻址，即只对n=0, 100, 200,…，100 000处的数据做低通滤波。这样一来，可避免系统做大量的无用计算，大幅度降低计算量并提高系统的效率，能很好地满足系统的实时性要求。数据的读取方式如图4所示。
假定起始点记为n=0，数据段的长度为N=500，下一数据段从n=100开始，长度也为N=500，以此类推。经过低通滤波及抽取预处理后，原来的100 000个数据点减少为1 000个，在保证系统性能的同时，大大降低了处理的效率。预处理完成后，将复乘后所得的1 000个浮点数据进行1 024点FFT变换，然后把所得到的结果经缓存输出到后续处理系统进行航迹检测和跟踪处理。 4系统效率分析
经过抽取预处理后，发现长的DFT运算（100 000点）变成了一个短很多（1 024点，约为1%）的DFT运算，这种方法带来的计算量的减少是十分可观的。在整个系统的处理时间中，FFT运算和FIR滤波运算是主要的开销对象，由算法优化带来的FFT运算和FIR滤波运算的大幅度减少对系统实时性水平的提高是不言而喻的。在对信号做整数倍抽取时，下面对算法优化前后在一个距离单元内的FIR滤波时间做以对比：
其中t为DSP做1次乘加所需要的时间。这只是在做计算时运算量所造成的差别，另外由于对SRAM读数的减少，数据的读取时间也有大幅度的减少。因此可以发现所做的优化能大大缩短脉冲压缩的处理时间。
为达到最大的并行运算效率，我们将输入数据分成4段，尽量让每一片芯片独立运算而最大限度的减少相互之间的数据交流和依赖。对参考信号，我们预先将其处理结果存放在存储器中，在程序运行时直接调用。另外DSP之间的数据传输采用中断方式，并通过DMA控制器的控制来实现。这样可以缩短系统的工作时间，提高工作效率。 5结语
可以看到，数字脉冲压缩系统将更多地采用通用并行处理机，以软件方式实现。并行处理机的并行效率直接关系到脉压系统的处理能力及实时性水平。ADSP21060能较好地支持多处理器并行处理，在以他为核心的并行处理机硬件平台上，通过程序进行运算及加权处理，可实现高速雷达信号的时域脉冲压缩处理，具备大时宽带宽积信号的脉压处理能力。合理的FFT/IFFT算法分解，可充分发挥脉压系统的并行处理能力。同时，可采取加权系数反序等优化措施，进一步缩短脉压处理时间，满足脉压处理的实时实现。参考文献［1］贺知明，黄巍，张剑，等.基于ADSP21160的雷达脉冲压缩并行处理机的设计［J］.信号处理，2002，18(5)：473- 476
［2］苏涛，吴顺君.高性能数字信号处理器与高速实时信号处理［M］.西安：西安电子科技大学出版社，2002
［3］TIEN T WANGThe Segmented Chirp zTransform and its Application in Spectrum Analysis［J］. IEEE Transactions on Instrumentation and Measurement, 1990，39(2)：318-323.现代电子技术
外辐射源雷达实验系统中高速实时数字脉冲压缩的实现 来自: 免费论文网www.paper800.com
|
|
|
|
|
|
|
